Zynq-7000开发板中HDMI、MIPI、SFP和PCIe如何协同

以 XC7Z045 多接口开发板为例，解析 2 路 HDMI、2 路 MIPI、双千兆网、4 路 SFP 与 PCIe 2.0 的系统协同方法。

多接口开发板的难点不在于接口数量多，而在于不同接口的时钟、带宽和软件控制方式完全不同。MIPI 和 HDMI 面向视频链路，SFP 和千兆网面向通信，PCIe 面向主机高速交换。若没有清晰的数据流和任务划分，项目很容易出现接口分别可用、组合运行却丢帧或卡顿的问题。

明德扬 CP9162-39 多接口开发板 采用 XC7Z045，当前产品页面配置 2 路 HDMI、2 路 MIPI 摄像头接口、2 路千兆网、4 路 SFP 和 PCIe 2.0 x8，并配有 2 GB DDR3 与 64 MB QSPI Flash。下面从系统架构角度说明这些接口如何协同。

CP9162-39 Zynq-7000 多接口开发板实物图

图 1：CP9162-39 多接口开发板实物图，接口数量和器件配置以当前产品页为准。

一、先划分 PS 与 PL 的职责

Zynq-7000 同时包含 ARM 处理系统和 FPGA 可编程逻辑。较稳妥的分工是：

  • PL 负责 MIPI 接收、像素流处理、视频时序、高速串行链路和低延迟数据搬运。
  • PS 负责设备配置、状态管理、网络协议、参数下发、日志和上位机交互。
  • DDR 用于帧缓存、跨接口速率匹配和软件可访问的数据区。

把所有逻辑都放在 PL 会增加控制和维护成本；把高速像素处理全部交给 PS，又可能无法满足实时吞吐。设计初期先画出 PS/PL 边界，可以明显减少后续接口反复调整。

二、MIPI 输入与 HDMI 输出如何组成视频链路

MIPI 摄像头输入通常需要完成 D-PHY 接收、包解析、像素格式处理和帧同步。HDMI 输出则需要稳定的视频时序和像素数据。两者组合时可以形成实时预览链路，也可以先写入 DDR，再由显示端读取。

直通方案延迟低，但要求输入输出时序可匹配；帧缓存方案更容易处理分辨率、帧率和时钟差异，但会增加 DDR 带宽和显示延迟。若需要两路 MIPI 同时显示、拼接或切换，还要明确两路摄像头是否同步，以及输出画面的布局和缩放规则。

三、SFP、千兆网和 PCIe 分别适合什么任务

  • SFP 更适合低延迟、高速、可定制的光纤数据链路，也可承载经过验证的标准协议。
  • 千兆网便于远程控制、状态监控和通用网络传输，但有效吞吐受协议栈和包处理影响。
  • PCIe 2.0 x8 适合与 PC 或服务器交换大块数据，常用于采集、回放和算法验证。

一个常见架构是：MIPI 采集进入 FPGA，完成预处理后写入 DDR，再通过 PCIe 送入主机；千兆网负责控制和状态；SFP 用于设备间低延迟传输。另一种架构则是通过 SFP 输入高速数据，FPGA 处理后从 HDMI 显示或通过 PCIe 记录。

接口选择应由数据去向决定，不应为了“接口齐全”而让同一份数据重复走多条链路。

四、DDR 是接口协同的缓冲区，也是潜在瓶颈

当 MIPI、HDMI、SFP 和 PCIe 同时访问 DDR 时，需要建立明确的带宽预算。计算时不仅要相加各接口的平均数据率，还要考虑突发、帧边界、总线效率和读写同时发生的情况。

建议为不同数据流设置独立缓冲区和状态计数器，记录写入量、读取量、丢帧、溢出和欠载。调试页面只显示“链路已连接”是不够的，必须能看到数据是否持续、缓冲是否稳定以及错误发生在哪个环节。

五、组合调试应遵循从单接口到完整链路

推荐顺序如下：

  1. 验证时钟、电源、复位和 PS 启动。
  2. 分别验证 MIPI、HDMI、千兆网、SFP 和 PCIe 单接口。
  3. 验证 MIPI 到 DDR、DDR 到 HDMI 等局部链路。
  4. 增加 PCIe 或 SFP 输出，检查持续吞吐。
  5. 最后开启全部目标接口，进行长时间运行和异常恢复测试。

每次增加一条链路，都应记录 FPGA 资源、时钟、DDR 带宽和错误计数，避免一次性打开全部功能后无法定位问题。

六、适合的应用方向

这类多接口开发板适合视频图像处理、工业相机验证、光通信与网络数据转发、边缘设备原型和高速采集系统。它的优势是能在同一平台上完成摄像头、显示、网络、光口和主机接口联调，减少多块板卡之间的连接成本。

需要更深入的摄像头链路方案，可查看 MIPI 图像链路测试与诊断 和 多路 MIPI 聚合方案。具体接口组合、固件范围和交付方式需结合项目确认，咨询电话/微信：13640042325。