Direct RF与FMC ADC怎么选｜FPGA高速采集架构对比

对比 Direct RF SoC FPGA 和外置 ADC/FMC 方案的射频前端、采样率、JESD204B、时钟、调试和升级成本。

Altera 在 2026 年推出 Agilex 9 Direct RF 系列，把面向高性能射频系统的数据转换与可编程处理进一步集成。与此同时，外置 ADC 加 FPGA 的模块化架构仍然广泛使用。二者并不是简单的新旧替代关系，而是集成度与灵活性的不同选择。
Direct RF 与外置 FMC ADC 架构对比
Direct RF 解决什么问题
Direct RF 的目标是减少高速转换器与 FPGA 之间的板级数据接口，把转换、数字下变频和可编程处理放在更紧密的系统内。这样可以降低部分高速串行互连复杂度，并在尺寸、功耗和确定性延迟方面获得优势。
但高集成器件对工具链、封装、电源、散热和供应链提出更高要求。团队还需要掌握器件专用的数据转换资源和校准流程。若项目只需要中等通道数或希望灵活更换 ADC，Direct RF 未必是成本最低的选择。
外置 ADC/FMC 的核心优势
外置 ADC 方案把模拟前端与 FPGA 主板解耦。可以根据分辨率、采样率、输入带宽和通道数更换子卡，主处理平台和大量逻辑继续复用。官网 AD9684 FMC 子卡与 ADS54J69 FMC 子卡分别面向不同高速采集需求，具体采样配置和器件版本应以当前产品资料为准。
模块化也便于把问题分层：模拟前端、时钟、JESD204B 链路、FPGA 接收和后端缓存可以分别验证。缺点是连接器、走线和高速收发器会占用板级资源，系统延迟和功耗也可能增加。
JESD204B 不能只看 Lane 速率
外置高速 ADC 常通过 JESD204B 与 FPGA 连接。选型时需要同时核对转换器参数、Lane 数、线速率、编码开销、Subclass、SYSREF、确定性延迟和 FPGA 收发器能力。时钟芯片、抖动清理和同步拓扑同样关键。
调试建议先使用 ADC 测试码确认链路层，再注入已知模拟信号。应记录 CGS/ILAS 状态、Lane 对齐、错误计数、SYSREF 捕获和多次复位后的延迟一致性。
五个决策问题
第一，目标模拟输入频段是否真的需要直接射频采样；第二，通道数和采样率未来是否会变化；第三，系统能否接受专用高集成器件带来的工具和供应依赖；第四，板卡尺寸、功耗和延迟是否比模块复用更重要；第五，团队是否已有成熟的 JESD204B 与 FMC 平台。
如果需求稳定、体积和延迟优先，可重点评估 Direct RF；如果需要多种 ADC 快速切换、分阶段验证或复用现有 FPGA 平台，外置 FMC 通常更灵活。原型阶段也可以先用 FMC 验证算法和数据链路，再决定量产系统是否提高集成度。
总结
Direct RF 的价值在于集成，FMC 的价值在于模块化。正确选型要同时看模拟频段、数字带宽、同步、功耗、工具链和项目周期，而不是只比较最高采样率。
参考资料
• Altera Newsroom：Agilex 9 Direct RF 系列
• Analog Devices：JESD204B Subclass 与确定性延迟
• Analog Devices：JESD204B Survival Guide